无数据传输时，时钟和数据信号处于一个高逻辑电平状态，单稳（态）电路不工作。

1.时钟信号的第一个下降沿，单稳（态）电路被激活，并行/串行转换器上的数据存储到转换寄存器里。（存储数据）

2.第一个时钟信号上升沿传送存储数据的最高（有效）位（MSB）Gn至数据信号输出线上。

3.时钟信号处于下降沿（信号处于稳定状态），控制器从数据信号输出线上获得所需的电平值，单稳（态）电路再次激活。

4.随着一个个脉冲上升沿的到来，Gnx1、Gnx2…….逐一输出，最后位G1传输完毕，数据线跳至最低有效位（LSB）传输数据信号。而在下降沿数据信号传送给控制器。

5.在时钟脉冲的末端，控制器获得最低（有效）位（LSB）的电平值，时钟脉冲停止，并且单稳（态）不再激活。

6.一旦单稳（态）时间（Tm）消失，数据信号转向一个逻辑高电平并且单稳（态）电路不工作。